طراحی یک سیستم مناسب برای مبدل آنالوگ به دیجیتال pipeline 12-bit جهت رسیدن به نرخ نمونه برداری 200ms/s در تکنولوژی cmos 0.35µm

پایان نامه
چکیده

مشکل ترین قسمت طراحی مبدل آنالوگ به دیجیتال pipeline مربوط به طراحی طبقات اولیه می شود. بطوریکه می توان گفت که دقت طبقه اول، دقت کل مبدل را تعیین می کند. چیزی که در همه طراحی های انجام شده تا به حال مشترک می باشد، dc gain بالا برای آپ امپ بکار رفته در mdac است (البته در مواردی که از کالیبراسیون استفاده شده، الزامی به بالا بردن بهره حلقه باز آپ امپ دیده نمی شود). همانطور که می دانید با زیاد کردن بهره dc در آپ امپ، سایر مشخصات آن بدتر خواهد شد که از آن جمله می توان به setteling time و پهنای باند اشاره کرد که تاثیر مستقیمی در سرعت کار آپ امپ و در نتیجه mdac خواهند داشت و هرچه mdac سریعتری داشته باشیم، سرعت کل adc بالاتر می رود. هدف از انجام این پایان نامه یافتن راهی است که بدون نیاز به کالیبراسیون، احتیاج به بهره حلقه باز بالای آپ امپ را در مبدل آنالوگ به دیجیتال pipeline تا جای ممکن کاهش دهیم. این پایان نامه در راستای طراحی یک سیستم مناسب برای مبدل آنالوگ به دیجیتال pipeline 12-bit، برای رسیدن به نرخ نمونه برداری 200ms/s در فناوری cmos 0.35 µm انجام گرفته است.

۱۵ صفحه ی اول

برای دانلود 15 صفحه اول باید عضویت طلایی داشته باشید

اگر عضو سایت هستید لطفا وارد حساب کاربری خود شوید

منابع مشابه

طراحی بلوک mdac برای مبدل آنالوگ به دیجیتال pipeline 12 بیتی با فرکانس نمونه برداری 200ms/s در تکنولوژی 0.35micron cmos

مبدل های آنالوگ به دیجیتال با معماری pipeline از چندین طبقه به صورت پشت سر هم تشکیل می شوند، که هر طبقه شامل یک مبدل آنالوگ به دیجیتال با تفکیک پذیری پایین و یک مدار آنالوگ که سیگنال آنالوگ خروجی طبقه را برای طبقات بعد محاسبه می کند. مدار آنالوگ شامل یک مبدل دیجیتال به آنالوگ ، یک تفریق کننده و یک تقویت کننده می باشد که در مجموع آن را مبدل دیجیتال به آنالوگ ضرب کننده می نامند. سرعت این بلوک بیا...

15 صفحه اول

طراحی بخش sample & hold یک مبدل آنالوگ به دیجیتال pipeline با نرخ نمونه برداری 300msps ده بیتی در تکنولوژی cmos 0.18µm

از زمانی که سیستم های پردازشگر دیجیتال مطرح شده اند این مساله نیز به همراه آن مطرح بوده که چگونه می توان یک سیگنال آنالوگ را جهت استفاده در سیستم دیجیتال، به سیگنال دیجیتال تبدیل نمود و به طور متقابل، چگونه می توان سیگنال دیجیتال پردازش شده را به سیگنال آنالوگ تبدیل کرد. در اینجا بود که ضرورت ساخت مبدل های آنالوگ به دیجیتال و دیجیتال به آنالوگ احساس شد و انواع مختلفی از این مبدل ها معرفی گردید....

کالیبراسیون و تصحیح خطا در یک مبدل آنالوگ به دیجیتال خط لوله ای با نرخ نمونه برداری 300 میلیون نمونه بر ثانیه در تکنولوژی cmos 180

از زمانی که سیستمهای پردازشگر دیجیتال طراحی شده اند، این مسئله نیز به همراه آن مطرح شد که چگونه می توان یک سیگنال آنالوگ را به یک سیستم دیجیتال وارد کرد و به طور متقابل ، چگونه باید سیگنالهای دیجیتال خارج شده از سیستمهای دیجیتال را به دنیای آنالوگ تحویل داد. در اینجا بود که ضرورت ساخت مبدلهای آنالوگ به دیجیتال و دیجیتال به آنالوگ احساس شد و انواع مختلفی از مبدلهای فوق معرفی شد. ارائه طرحهای جدی...

طراحی یک مبدل آنالوگ به دیجیتال پایپ لاین 8bit، 10ms/s در تکنولوژی 0.18?m cmos

مبدل های آنالوگ به دیجیتال پایپ لاین که از رایج ترین مبدل های امروزی می باشند برای کاربردهای پر سرعت و وضوح متوسط قابل استفاده می باشند ولی توان مصرفی این مبدل ها چالش اصلی طراحی آن ها می باشند. خصوصا کاربردهای قابل حمل و مبتنی بر باتری، اهمیت توان مصرفی را افزایش می دهد. در این پایان نامه یک مبدل آنالوگ به دیجیتال پایپ لاین 8 بیتی با سرعت 1ms/s و توان مصرفی 2mw در تکنولوژی 0.18?m cmos طراحی و ...

15 صفحه اول

طراحی و شبیه سازی یک مبدل آنالوگ به دیجیتال sigma - delta در تکنولوژی cmos

مبدلهای آنالوگ به دیجیتال فوق نمونه برداری بر اساس مدولاسیون سیگما دلتا، دستیابی به دقتهای بالای تبدیل را بدون نیاز به قطعات آنالوگ دقیق و المانهای تنظیم شده میسر ساخته اند. تنوع معماریها و امکان مبادله پارامترهای مختلف در سیستم های سیگما دلتا، چالشهای جدیدی را برای انجام طرحهای بهینه ایجاد کرده است . این بهینه سازی با توجه به جهت گیری نسبت به مجتمع سازی هر چه بیشتر و سازگاری با vlsi-cmos معمول...

15 صفحه اول

طراحی یک مدار نمونه‌بردار و نگه‌دار با دقت 12-Bit جهت نرخ داده 200MS/s

در این مقاله، یک مدار نمونه بردار و نگه دار تمام تفاضلی با دقت 12 بیت برای نرخ داده  200 Ms/sارائه گردیده است. در مدار پیشنهادی این مقاله به منظور افزایش خاصیت خطی و همچنین افزایش میزان ولتاژ عملکرد، ازسوئیچ های بوت استرپ جهت نمونه برداری از سیگنال ورودی استفاده گردیده است. همچنین به منظور جلوگیری از اثر بارگذاری طبقات بعدی بر روی مدار پیشنهادی از یک بافر خروجی با بهره قابل تنظیم جهت افزایش خاص...

متن کامل

منابع من

با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید

ذخیره در منابع من قبلا به منابع من ذحیره شده

{@ msg_add @}


نوع سند: پایان نامه

وزارت علوم، تحقیقات و فناوری - دانشگاه تبریز

کلمات کلیدی

میزبانی شده توسط پلتفرم ابری doprax.com

copyright © 2015-2023